Bildquelle: EMC Noordin

Ein Hardwareprodukt scheitert an der EMV-Zertifizierung, wenn Störemissionen die gesetzlichen Grenzwerte überschreiten oder das Gerät bei definierten Störpegeln ausfällt. Beide Szenarien erzwingen ein Redesign – mit typischerweise 6–14 Wochen Verzögerung und Zusatzkosten von 15.000–80.000 € je nach Umfang der Änderungen. Die Ursachen liegen fast immer im PCB-Layout, in der Komponentenwahl oder in der Systemarchitektur – und sind behebbar, wenn sie früh genug adressiert werden. Wer zwischen präventivem EMV-Design und reaktiver Filterung wählen muss, trifft diese Entscheidung entweder in der Konzeptphase oder zahlt sie später in der Zertifizierung.

Dieser Artikel behandelt die technischen Entscheidungen, die EMV-Konformität bestimmen: Layout-Strategien, Filterwahl, Zertifizierungsablauf und die häufigsten Fehler, die Redesign-Zyklen verursachen.

Was ist EMI/EMC und warum ist es beim Hardware-Design relevant?

EMI bezeichnet elektromagnetische Störenergie, die ein Gerät aussendet oder aufnimmt. EMC beschreibt die Fähigkeit eines Geräts, in seiner elektromagnetischen Umgebung innerhalb spezifizierter Grenzwerte zu funktionieren. Jede elektronische Schaltung ist gleichzeitig Störquelle und potenzielles Störopfer – diese Doppelrolle ist der Kern des EMV-Problems im Hardware-Design.

Digitale Schaltkreise erzeugen Störenergie durch schnelle Signalflanken. Ein 48-MHz-Mikrocontroller mit 2-ns-Flankensteilheit erzeugt harmonische Oberwellen bis weit in den GHz-Bereich. Schaltregler mit Schaltfrequenzen von 200 kHz–2 MHz erzeugen leitungsgebundene Störungen, die sich über Versorgungsleitungen in das gesamte System ausbreiten. In Produkten mit BLE, Wi-Fi oder LoRa überlagern sich diese Störquellen mit dem Empfangsbereich der Funkschnittstelle – das Resultat ist erhöhte Paketfehlerrate oder Verbindungsabbrüche, die sich im Feldtest nicht reproduzieren lassen, weil die Störquelle intern ist.

Für Produkte, die in der EU oder den USA vermarktet werden, ist EMV-Konformität gesetzlich verpflichtend. Ohne CE-Kennzeichnung nach EMV-Richtlinie 2014/30/EU oder FCC Part 15 darf ein Produkt nicht in den Handel. Das ist kein Qualitätsmerkmal, sondern eine Marktzugangsvoraussetzung.

Welche Probleme entstehen ohne EMI/EMC-Optimierung?

Fehlende EMV-Optimierung erzeugt zwei Schadensklassen: Betriebsstörungen im Feld und Zertifizierungsversagen im Labor. Beide haben unterschiedliche Kostenprofile, aber dieselbe Ursache.

Technische Ausfälle und Fehlfunktionen

EMI-bedingte Fehler sind schwer zu isolieren, weil sie nicht deterministisch auftreten. Typische Symptome: Mikrocontroller-Resets ohne erkennbaren Software-Trigger, ADC-Messwerte mit ±5–15% Drift bei aktiver Funkschnittstelle, sporadische I²C-Busfehler durch kapazitive Kopplung auf langen Leiterbahnen. Der Debugging-Aufwand für solche Fehler liegt erfahrungsgemäß bei 2–6 Wochen, weil die Symptome auf Software-Fehler hindeuten und EMV erst spät als Ursache in Betracht gezogen wird. Ein konkretes Risiko bei BLE-Geräten: Wenn der Schaltregler auf einer Frequenz nahe 2,4 GHz schwingt oder Oberwellen in dieses Band einstrahlt, sinkt die Empfangsempfindlichkeit um 10–20 dBm – das halbiert die effektive Reichweite, ohne dass ein offensichtlicher Fehler vorliegt.

Wirtschaftliche Konsequenzen

EMV-Versagen in der Zertifizierungsphase erzwingt ein PCB-Redesign. Ein einzelner Redesign-Zyklus kostet bei einem mittelkomplexen Design typischerweise 8.000–25.000 € für Layout, Fertigung und erneute Laborkosten, plus 6–10 Wochen Zeitverlust. Bei Produkten mit fixen Markteinführungsterminen – etwa Weihnachtsgeschäft oder Kundenvertragsfristen – kann dieser Verzug Vertragsstrafen oder entgangene Umsätze auslösen, die ein Vielfaches der Entwicklungskosten betragen. Frühzeitige EMV-Integration im Design kostet typischerweise 10–20% mehr Entwicklungsaufwand in der Layoutphase, vermeidet aber mit hoher Wahrscheinlichkeit den ersten Redesign-Zyklus vollständig.

Wie beeinflusst das PCB-Layout die EMV-Eigenschaften eines Geräts?

Das PCB-Layout bestimmt, wie viel Störenergie ein Design erzeugt und wie empfindlich es gegenüber externen Feldern ist. Komponentenplatzierung, Leiterbahnführung, Masseflächen-Integrität und Entkopplung sind die vier primären Stellgrößen – und alle müssen gleichzeitig optimiert werden, weil sie sich gegenseitig beeinflussen.

Die wichtigsten layoutbezogenen Maßnahmen:

• Hochfrequenzleitungen so kurz wie möglich halten, um die effektive Antennenfläche von Stromschleifen zu minimieren – jede Verdopplung der Schleifenfläche erhöht die abgestrahlte Feldstärke um 6 dB
• Durchgehende Massefläche ohne Unterbrechungen durch Leiterbahnen, die Rückströme von der direkten Rückkehrleiterbahn trennen – unterbrochene Ground Planes sind eine der häufigsten Ursachen für Emissionsüberschreitungen
• Analoge und digitale Schaltungsbereiche räumlich trennen und über einen einzigen, definierten Massepunkt verbinden, um Masseschleifen zu vermeiden
• Entkopplungskondensatoren (100 nF Keramik, X7R) direkt an den Versorgungspins platzieren – Abstände über 2–3 mm reduzieren die Wirksamkeit messbar
• Differenzielle Signalführung bei Leitungen über 50 mm Länge oder mit Frequenzanteilen über 10 MHz

Bei mehrlagigen Platinen ermöglichen dedizierte Masse- und Versorgungslagen eine vollflächige Abschirmung ohne Routing-Kompromisse. Ein 4-Lagen-Stack mit GND auf Lage 2 und VCC auf Lage 3 reduziert die Impedanz der Versorgungsverteilung und die Strahlungsfläche gleichzeitig. Der Kostenzuwachs gegenüber einem 2-Lagen-Design beträgt bei 10K Einheiten typischerweise 0,30–0,80 € pro Platine – ein Betrag, der sich gegen die Wahrscheinlichkeit eines EMV-bedingten Redesigns abzuwägen ist.

Was ist der Unterschied zwischen EMI-Prävention und EMI-Filterung?

EMI-Prävention eliminiert Störenergie an der Quelle durch Designentscheidungen. EMI-Filterung dämpft bereits erzeugte Störungen durch passive Bauelemente. Prävention ist in der Regel kostengünstiger, weil sie keine zusätzlichen Bauteile erfordert. Filterung ist teurer in der Stückliste und kann bei falschem Einsatz neue Probleme erzeugen.

In der Praxis sind beide Ansätze notwendig, aber mit unterschiedlicher Priorität. Prävention setzt an drei Punkten an: Komponentenwahl (Schaltregler mit integrierter Spread-Spectrum-Modulation verteilen die Störenergie über einen breiteren Frequenzbereich und reduzieren Spitzenpegel um 10–15 dB), Flankensteilheit digitaler Signale (Slewrate-Limitierung auf 5–10 ns statt 1–2 ns reduziert Oberwellenamplituden oberhalb 100 MHz erheblich), und Schaltungsarchitektur (synchrone statt asynchrone Schaltregler erzeugen definierte Schaltfrequenzen, die gezielt gefiltert werden können). Filterung kommt an Systemgrenzen zum Einsatz: Steckverbinder, externe Leitungen und Versorgungseingänge sind typische Einsatzpunkte für LC-Filter oder Ferritperlen. Ein häufiger Fehler: Ferritperlen auf Datenleitungen ohne Berücksichtigung der Impedanzcharakteristik bei der Betriebsfrequenz – eine Ferritperle mit 600 Ω bei 100 MHz kann ein I²C-Signal bei 400 kHz kaum dämpfen, aber gleichzeitig Reflexionen erzeugen, die das Signal verzerren.

Wann sollte EMV-Optimierung im Entwicklungsprozess beginnen?

EMV-Optimierung muss in der Konzeptphase beginnen, nicht beim Prototypentest. Architekturentscheidungen – Schaltreglertopologie, Taktfrequenz, Funkmodul-Integration – legen den EMV-Grundcharakter eines Designs fest, bevor eine Leiterbahn gezeichnet ist. Spätere Korrekturen können diese strukturellen Entscheidungen nicht vollständig kompensieren.

1. Konzeptphase: Komponentenwahl unter EMV-Kriterien – Schaltregler mit niedrigem Störpegel, Funkmodule mit integrierter Abschirmung, Taktquellen mit niedrigem Phasenrauschen. Hier werden Entscheidungen getroffen, die später nicht durch Filterung korrigierbar sind.
2. Schaltungsdesign: Entkopplungsstrategie definieren, Filterpositionen festlegen, Signalintegritätsanforderungen für kritische Leitungen spezifizieren. Schaltpläne sollten vor dem Layout-Start auf EMV-Relevanz geprüft werden.
3. PCB-Layout: EMV-Maßnahmen von Beginn an umsetzen, nicht als Nachoptimierung. Lagenaufbau, Masseflächen-Strategie und Komponentenplatzierung müssen vor dem Routing festgelegt sein.
4. Prototypenphase: Vorabtests mit Nahfeld-Sonden und einem Spektrumanalysator identifizieren kritische Emissionspunkte vor dem Labortesttermin. Kosten für ein eigenes Messequipment: 2.000–8.000 €. Kosten für einen Labortestdurchlauf mit Redesign: 15.000–40.000 €.

Bei Oxeltech integrieren wir EMV-Analyse in jede Phase des Entwicklungsprozesses – vom ersten Schaltungsreview bis zur finalen Layout-Freigabe. Dieser Ansatz hat bei unseren Projekten wiederholt verhindert, dass EMV-Probleme erst im Zertifizierungslabor sichtbar wurden.

Wie läuft die EMC-Zertifizierung für Hardwareprodukte ab?

Die EMC-Zertifizierung prüft zwei unabhängige Eigenschaften: Emission (wie viel Störenergie sendet das Gerät aus?) und Immunität (funktioniert das Gerät bei definierten externen Störpegeln korrekt?). Beide Tests müssen bestanden werden. Ein Gerät, das die Emissionsgrenzwerte einhält, aber bei ESD-Tests ausfällt, ist nicht zertifizierbar.

Ablauf der Zertifizierungstests

Emissionstests messen leitungsgebundene Störungen auf Versorgungsleitungen (150 kHz–30 MHz nach CISPR 22/EN 55032) und abgestrahlte Emissionen im Messabstand von 3 oder 10 m (30 MHz–1 GHz, bei schnelleren Systemen bis 6 GHz). Immunitätstests umfassen ESD nach IEC 61000-4-2, schnelle Transienten (Burst) nach IEC 61000-4-4, Surge nach IEC 61000-4-5 und gestrahlte Immunität nach IEC 61000-4-3. Für Medizinprodukte gelten zusätzlich die Anforderungen der IEC 60601-1-2, die strengere Immunitätspegel und spezifische Testszenarien vorschreiben – ein häufig unterschätzter Mehraufwand von 4–8 zusätzlichen Testwochen. Die Gesamtkosten für einen vollständigen CE-Testdurchlauf in einem akkreditierten Labor liegen je nach Produktkomplexität bei 5.000–20.000 €.

Vorbereitung auf die Zertifizierung

Der häufigste Fehler in der Zertifizierungsvorbereitung ist das Fehlen interner Vorabtests. Teams, die ihr Gerät ohne vorherige Nahfeldmessung ins Labor schicken, haben keine Datenbasis, um Testergebnisse zu interpretieren oder gezielt zu optimieren. Vorabtests mit einem Spektrumanalysator und Nahfeldsonden identifizieren die stärksten Emissionsquellen in 1–2 Tagen – das ist der effizienteste Einsatz von Entwicklungszeit vor dem Labortesttermin. Die technische Dokumentation – Schaltplan, Stückliste, Lagenaufbau, Beschreibung der Betriebsmodi – muss vollständig vorliegen, bevor der Labortest beginnt. Fehlende Dokumentation verzögert die Testfreigabe und verlängert die Gesamtdauer.

Für Teams, die erstmals ein Hardwareprodukt durch die EMC-Zertifizierung führen, ist der Prozess mit unbekannten Abhängigkeiten verbunden. Wir begleiten unsere Kunden durch den gesamten Zertifizierungsprozess. Sprechen Sie uns über unser Kontaktformular an.

Ähnliche Beiträge

• Wie lange dauert die Entwicklung eines IoT-Geräts bis zur Serienreife?
• Wie entwickelt man ein ultra-kompaktes Wearable-Design?
• Was ist Wearable Electronics-Entwicklung und wie funktioniert sie?
• Wie lange dauert der Entwicklungszyklus eines Wearable-Produkts?
• Wie funktioniert die Firmware-Entwicklung für IoT-Geräte?